반도체대학원

POSTECH 반도체대학원

과제명
LLM(Large Language Model)을 활용한 RTL 수정에 따른 전력소모 예측 알고리즘 개발

프로젝트 기간
2024.09.01 ~ 2025.02.28

참여 기업
㈜ 바움디자인시스템즈

참여 교수 및 학생
참여 교수: 강석형 교수
참여 학생: 남종현 · 정윤석 · 이성열 · 김세현

• LLM 기반으로 RTL 수정 시 전력 소모를 예측할 수 있는 알고리즘 개발
• Power State Model 정의 및 효율적 탐색 방법 개발

• LLM과 RAG를 활용한 디자인 Constraint 자동 추출 기법 구현
• 세 가지 핵심 파라미터 기반 Power State 정의 및 Self-Replication 탐색 알고리즘 개발
• 기존 랜덤 Testbench 대비 최대 5배 이상 낮은 파워 분석 오차(Weighted MAPE) 달성
• 2025년 KCS(제32회 한국반도체학술대회)에서 “Realistic Test Case Generation for Power State Coverage” 주제로 구두 발표 진행
• 개발한 테스트벤치 생성 기법과 파워 모델링 결과를 기반으로, Low Power 설계 및 파워 분석 분야 학회에 논문을 제출할 예정
  (논문 제목: “Automatic Test Vector Generation of Register Transfer Level Design for Power Modeling”)

1. LLM + RAG 기반 Constraint 추출 (Stage 1)
   Verilog 디자인으로부터 mode signal과 제약조건을 자동 분석해 정확한 입력 조건을 정의함.
2. 초기 Power State 샘플 생성 (Stage 2)
   toggle ratio, probability density 등 핵심 파라미터 조합을 반영해 초기 입력 샘플을 구성함.
3. Self-Replication 기반 Power State 탐색 (Stage 3)
   Genetic 알고리즘을 변형한 방식으로 다양한 Power State를 효율적으로 탐색하고 coverage를 확장함.
4. Testbench 효과 검증
   생성된 테스트 벡터를 활용해 기존 방식 대비 파워 분석 정확도 향상 효과를 검증함.